摘要：CAN总线是一种基于消息的事件触发通信服务,主要应用于汽车、机器人等实时通信系统.CAN总线上有多个节点互相独立工作,当多个节点访问总线时出现消息碰撞,由于CAN总线采用按位仲裁算法决定节点访问总线的优先级,导致低优先级节点访问失败,而高优先级节点继续传输消息,这种方式导致低优先级节点饥饿现象而丢失消息,因此CAN总线调度算法随之被提出.目前调度策略已从静态发展到动态,但是随着节点的增多,系统维护和调度难度增加,单条总线调度策略难以维持系统性能需要.因此本文考虑将系统中的节点挂载到多条CAN总线上构成CAN网络,针对CAN网络提出了一种层次化的动态调度算法,将节点优先级仲裁分为:单条总线本地优先级仲裁和系统全局优先级仲裁,确定系统优先级最高的节点,使其进行数据传输.利用MATLAB中的Stateflow工具,建立分层动态调度模型,依据CAN总线数据传输机制和仲裁机制,设计实现了节点模块、总线模块、函数模块等,在总线模块实现了两级调度.实验结果表明,本算法在增加了节点总数目的基础上,满足高优先级节点传输且避免了低优先级节点的饿死现象.

摘要：针对高速图像采集控制系统中带宽不足的问题,应用SOPC(System on a Programmable Chip)技术在Avalon总线中嵌入自定义外设完成图像采集、图像数据压缩和图像存储,大大提高了系统的成像速度。首先,通过在图像采集端对数据进行流水线压缩编码的方法,将数据量压缩为原来的四分之三。然后,基于VHDL设计并实现DMA控制器,该自定义DMA控制器可以把图像数据直接存入SDRAM中的两块缓存区,省掉了传统数据采集系统中必须使用FIFO对数据进行缓存的环节,减轻了CPU的数据传输任务。另外,通过将系统图像采集模块和数据传输模块的并行化处理,提高了成像系统工作的效率。最后,在2k×2k高速CMOS成像系统上进行了实现,通过速度测试和成像测试验证了该图像采集控制系统设计的可行性与灵活性。

摘要：在DC-DC电源中,滤波网络中铝电解电容的劣化是影响电源寿命的主要因素,因此可以通过监测电容的劣化来评估DC-DC的健康状况。基于前期对电容的主要劣化模式及其对DC-DC影响的研究工作建立了电容劣化对DC-DC寿命影响仿真系统。该系统以LabView为主设计完成,通过劣化注入的方式模拟电容劣化。系统测试结果:电容劣化引起DC-DC输出纹波电压变大,DC-DC寿命缩短,这与理论分析一致。该系统可以仿真电容劣化的过程并可研究电容劣化对DC-DC寿命的影响。

摘要：为提高动态可重构高速串行总线UM-BUS的带宽利用率,通过分析UM-BUS总线数据访问和传送的特点,提出了一种有效可行的两级缓存管理算法,并采用该算法设计了一种静态可重构的数据高速缓存机制。该缓存机制采用了驱动级缓存以及可重构缓存的技术,在UM-BUS总线控制器的驱动程序中得到实现。实验结果表明,该缓存机制能长时间的安全稳定地运行,且有效地提高总线带宽利用率,验证了该缓存机制的正确性和有效性。

摘要：为了对动态可重构高速串行总线UM-BUS进行差错控制,提出了一种用于新型总线数据校验的四通道并行CRC算法。根据UM-BUS的多通道并发通信方式和通道动态组织特点,采用四体FIFO进行数据缓冲存储,并设计了满足总线特点的四通道并行CRC编解码器。在此基础上,给出了它的FPGA实现方案和仿真结果。该并行CRC编解码器,可实时计算总线通信数据的CRC校验码,已成功的应用于动态可重构高速串行总线系统中,实现对突发错误的实时检测,通信速率达到100Mbps/通道。

摘要：为实现总线多通道数据并发高速传输与容错,解决故障状态下的总线数据动态重构问题,设计一种动态可重构总线数据传输管理方法。采用四体先入先出队列(FIFO)进行数据缓冲存储,利用通道故障状态表,通过4×32矩阵开关数据,传输管理阵列组织与4个FIFO缓冲区及所有有效通道间的数据传输。在8通道系统中的实验结果表明,最高通信速率可达到800 Mb/s,能对7个通道故障进行动态容错。

摘要：动态可重构高速串行总线(UM-BUS)是一种利用多通道并发冗余的方式来实现总线动态容错的高速串行总线。它的测试系统可以实现对总线的通信过程进行监测、存储与分析。由于测试系统需要在数据采集终端与PC之间建立高带宽的通信通道,设计了UM-BUS总线测试系统的PCIe2.0 x1通道的应用方案,设计并实现了基于FPGA的PCIe总线DMA数据传输方案。实验测试结果表明,实际传输速度可以稳定达到200 MB/s以上,完全满足总线测试系统中对数据传输速率的要求。

摘要：介绍了一种基于PCIE总线主模式DMA高速数据传输系统的设计。该系统利用Xilinx公司V5系列的FPGA芯片搭建了x1通道的PCIE系统。实验利用自行开发的PCIE接口板实现了单字读写及DMA读写的传输方式,并在上位机软件界面上及Chip Scope中显示并验证了读写数据的正确性,经实验表明传输速率可稳定在400 MB/s左右。

摘要：我国空间太阳望远镜(SST)项目采用了SpaceWire作为传输总线,目前针对SpaceWire总线的验证主要采用测试和模拟等传统的方法,这类验证方法是不完备的.本文旨在对SST项目中SpaceWire总线的DS编码电路是否如实地实现标准中的规范要求进行验证,运用定理证明的形式化方法,在HOL4工具上对该电路的设计实现与规范要求的一致性进行验证,克服了传统验证方法的局限性.

摘要：SpaceWire是一种面向航天应用的高速、全双工的串行总线标准,对其功能正确性的实现具有极高需求。运用模型检验的方法对SST项目中SpaceWire总线链路接口的设计实现与标准规范的一致性进行形式化的验证。在对SpaceWire总线链路接口进行形式建模时,运用假设保证推理,通过抽象环境状态机,建立层次化的组合验证模型,实现了关键功能属性的验证,并有效地解决了状态爆炸问题,缩短验证时间。该方法克服了模拟和测试等传统验证方法的不完备性,为验证SpaceWire总线链路接口设计与实现的功能正确性提供了有效的验证手段。