摘要：龙芯X微处理器芯片是一款集成了中央处理器、存储控制器、PCI控制器、周边元件扩展接口、通用输入/输出控制器、中断控制器、串行外围设备控制器、串行通讯总线控制器等丰富功能的SOC芯片.芯片采用32位MIPS龙芯自主知识产权处理器核LS232,并从多个层面对芯片进行抗辐照加固,包括环栅版图加固、guard-ring版图加固、时空三模冗余加固、DICE结构存储、EDAC算法加固等,使芯片能够适应各种复杂空间环境的应用需求.龙芯X芯片工作频率为100 MHz,总剂量抗辐照指标300 krad(Si)以上,单粒子GEO轨道翻转率小于1.90362×10-5/设备/天.

摘要：在各类高清视频解码过程中,分像素插值是计算最为密集的处理环节之一.针对已有分像素插值结构在兼顾性能与灵活性方面所存在的不足,提出一种适用于多标准视频解码处理的可重构分像素插值结构设计.通过分析不同标准的插值计算模式之间的共性与差异,提出一种新型可重构并串混合滤波结构,其中的数据传输通路、输入/输出数据模式以及滤波计算单元均可进行动态配置,能够支持包括VC-1,H.264/263,AVS和MPEG-1/2/4在内的多种视频标准.实验结果表明,该设计能够完成多标准实时HDTV 1080 p(1920x1088@30 fps)视频解码;同已有工作相比,该设计在同等硅片资源下能够支持更多高清视频编解码标准.该设计目前已实际应用在一款多媒体SoC芯片中.

摘要：处理器设计面临的重要挑战是如何在庞大的设计空间中高效地找到满足约束的设计结构,而预测模型方法是探索复杂设计空间的重要方法.为了提高预测模型的实用性,提出一种基于模型树的多核设计空间探索技术.首先对整个设计空间中部分设计结构进行采样模拟,然后通过模型树算法构建设计参数与处理器响应之间的预测模型,最后通过该模型预测出其他设计结构的响应以找到满足约束的最优设计.实验结果表明,与现有的基于支持向量机和人工神经网络的预测模型技术相比,针对性能预测,采用文中技术能够提高74.87%和38.87%的准确度;针对能耗预测,能够提高2.66%和16.82%的准确度.

摘要：由于多驱动及回路特征使得Mesh结构时钟网络分析较为复杂,现有的定性或定量分析方法都难以针对具体Mesh结构设计寻求到准确的时钟不确定性约束,为此提出基于Mesh结构在片波动简化模型的时钟不确定性的遗传算法求解方法.首先将众多片上偏差源转化为单级延迟概率密度分布,然后进行多级传播叠加为Mesh结构末级驱动点延迟分布,进而缩减变量数目,合理分离时钟网络中树形结构和Mesh结构.在此基础上,借助遗传算法的全局趋优搜索能力来求解Mesh结构性能不确定性问题,以得到更为合理的时序裕量估算.与传统的蒙特卡洛分析方法及定性解析分析方法相比,基于65nm工艺的仿真实验结果证明了该方法的有效性.

摘要：全局异步局部同步(GALS)与频率调整相结合能够有效地降低动态功耗.针对频率切换以及跨时钟域传输开销会损害芯片性能的问题,提出一种基于计数器的分频方法.该方法根据计数结果生成分频后的时钟沿,并在此基础上建立了一个全局比例同步局部同步(GRLS)的通信机制.GRLS利用2个时钟的频率及相位关系实现了零延迟的跨时钟域传输,并引进同步电路分析方法来保证其正确性和健壮性;GRLS不会对原有的时钟设计做任何改变,频率切换可以在一个周期内完成,且面积功耗开销可以忽略不计.最后通过基于GRLS建立的存储系统证明了该机制的高效性.目前GRLS已经成功地应用于一款商业SoC.

摘要：在高效率视频编码(HEVC)的解码过程中,分像素插值和自适应环路滤波(ALF)是计算密集度最高的2个环节.针对传统的滤波器设计方法学在硬件资源优化方面存在的不足,提出一种HEVC分像素插值与ALF融合的滤波结构设计.通过分析传统滤波结构及其相应算法,利用改进的ALF结构处理分像素插值的垂直滤波运算,简化了分像素插值结构并降低了整体硬件开销.实验结果表明,该设计可满足HEVC标准HDTV 1080p(1920×1080@30fps)分辨率视频解码的实时性要求,同时其电路总面积在传统设计方案的基础上减少了28%.

摘要：鉴于多核时代的到来使功耗成为处理器设计的首要限制因素，功耗有效性也成为重要的设计目标，而且全局异步局部同步（GALS）的时钟设计可以很好地结合动态电压／频率调节（DVFS）的策略来提高多核处理器的功耗有效性，以采用GALS结构的多核处理器为目标，设计出了一种适用于研究目标的DVFS算法——基于投票选择的延迟决定算法。这种DVFS算法能动态统计各处理器核运行时的结构信息，利用这些信息进行投票，根据投票结果来动态调节各处理器核的电压和频率，从而降低处理器运行时的功耗和提高功耗有效性。根据实验结果统计，采用上述方法的处理器运行负载程序时，功耗节省24．8％，性能损失仅9．9％。

摘要：内存虚拟化是系统虚拟化中如何有效抽象、利用、隔离计算机物理内存的重要方法,决定着系统虚拟化的整体性能.传统的纯软件内存虚拟化方法会产生较大的资源开销并且兼容性差,而硬件辅助的内存虚拟化方法需要重新设计处理器硬件架构.基于MIPS架构处理器提出一种软硬件协同的内存虚拟化方法,在不增加硬件支持的情况下提高内存虚拟化性能.提出的多层虚拟地址空间模型不仅可以解决MIPS架构处理器存在的虚拟化缺陷,而且可以在已有的内存虚拟化方法上提高性能.在多层虚拟地址空间模型的基础上,提出基于地址空间标识码(address space identity,ASID)、动态划分的旁路转换缓冲(translation lookaside buffer,TLB)共享方法,降低了虚拟机切换的开销.最终,在MIPS架构的龙芯3号处理器上实现了系统虚拟机VIRT-LOONGSON.性能测试表明,提出的方法可以提高大多数测试程序的性能,达到二进制翻译执行性能的3~5倍,并在TLB模拟方法的基础上提高了5%~16%的性能.

摘要：通过分析计算机系统网络数据处理相关程序的访存行为、局部性特点和系统交互等问题,指出在高速网络环境下传统处理器网络子系统设计存在很大缺陷,并进一步提出一种基于软硬件协同设计的优化方案.该方案具体包括改进的直接缓存访问技术、关键程序的cache锁策略和相应系统互连结构及一致性协议等.实验表明,与传统方案相比,基于该方案的网络TCP传输带宽提高约48%,极限情况下UDP丢包率下降40%,传输延时降低超过10%.网络测试程序在与SPEC2000测试程序并发执行情况下,网络数据带宽提高约44%.此外还讨论了该优化方案与其他网络优化技术共同使用的基本原则和相应策略.

摘要：针对目前片上网络自适应路由算法中存在的不足,对二维mesh结构进行分析和推导,提出一种基于全局信息的片上网络路由算法.首先计算路由关键区域各个节点的权重并将其存储在中央控制器中,然后由中央控制器计算各个节点的路由表,最后定时更新各个路由器节点的路由表.采用实际benchmark测试,并与传统的维序路由算法、贪心自适应算法相比的结果表明,该算法分别能平均减少32%,18%的延迟.