摘要：文中所设计的正弦信号发生器电路是采用现场可编程门阵列(FPGA)实现的一个数字频率合成器。其主要由相位累加器、加法器、波形存储器等组成。实验所设计出的DDS具有变频范围广、频率步进小和频率精度高、频率和相位可调等特点,而且其最后输出的正弦信号频率高,可以达到12.5 MHz。

摘要：基于增强型混合激励线性预测(MELPe)模型,设计了一款600bps低速率语音编码器。该编码器在保持MELPe算法特征的同时,利用相邻帧的帧间冗余,把连续的三帧构成一个超帧,对超帧采用多模式预测和多级矩阵量化技术进行联合量化。同时针对超帧的不同模式,通过预测系数对相邻超帧的模式转换进行处理,实现线谱对参数(LSF)的矢量量化。最后对基音周期与增益参数进行联合量化,进一步提高量化效率,完成一款在600bps下仍具有较好合成语音质量的语音编码器的设计。

摘要：设计了一种基于LabVIEW的VTP测试系统。分为测试端和被测试端两部分。被测试端由DSP&CPLD对ACE的配置电路组成的实装板。测试端是可进行总线错误注入的AIT板卡和LabVIEW程序。实装板通过串口指令与DSP通信切换UUT的配置状态,通过对AIT板卡的测试序列响应结果判断对错,测试软件采用模块化设计思想,具有良好的复用性和可移植性。综合使用了DSP、CPLD、LabVIEW编程技术。试验结果表明,系统能够实现国军标中的协议测试,且能准确显示错误,Debug能力强,有比较良好的应用前景。

摘要：就电流开关驱动器对高速电流型DAC动态性能的影响因素进行了分析,给出了设计应对措施,并设计了一种结构简单使用了同步锁存技术、低驱动信号摆幅技术和低信号交叉点技术的电流开关驱动器电路。基于SMIC 0.18μm CMOS工艺模型,采用Hspice仿真工具,对电流开关驱动器进行仿真分析,结果表明所设计驱动器电路功能正确。测试结果表明,应用该电流开关驱动器的一款嵌入式14位400MSPS DAC电路在输出80 MHz正弦信号时,达到76.47 dB的无杂散动态范围,所设计电流开关驱动器能保证高速电流型DAC的良好动态性能。

摘要：器件模型作为Foundry跟设计公司接口的最基本桥梁,需要熟悉器件、工艺、物理、EDA等多方面的专业要求[1],设计公司依据一个高精度的器件模型,针对确定的器件和工艺进行设计,可以保证设计电路产品的成品率和可靠性,提高工艺容宽,降低成本。随着加工工艺的不断进步,工艺建模更是必不可少。现在模型参数提取已经进入了45 nm时代,工艺模型则需要专业的建模公司来完成,因为这不仅需要专业的模型提取软件,亦需要昂贵的品类繁多的测试设备,当然更需要专业的建模技术人员。建立完整可靠和统一高效的SPICE模型是将先进的工艺制程迅速推向客户的关键。

摘要：针对矿井通风机监测布线困难、安装维护工作量大、不能实时地对数据进行采集和预报警等问题,设计一种基于kingview的通风机在线远程监控系统,重点阐述系统结构和功能实现。

摘要：提出了一种基于SMIC公司0.18μm工艺、输出频率范围为1 GHz^3 GHz的低抖动电荷泵锁相环频率合成器设计方法。该设计方法采用一种新型自动调节复位脉冲的鉴频鉴相器结构,可以根据压控振荡器反馈频率自动调节不同的脉冲宽度,用以适应不同的输出时钟。仿真结果显示该器件能够有效降低锁相环频率合成器的抖动,其最大峰-峰值抖动为20.337 ps,锁定时间为0.8μs,功耗为19.8 mW。

摘要：针对因传输线缆长度、外部电磁干扰等因素导致的视频在传输过程中出现抖动,进而引起全景视频拼接系统中某一区域出现拼接错位现象,采用了基于FPGA的软件防抖动设计,在FPGA内部添加乒乓缓存机制,逐帧检测接收到的视频帧的完整性,对抖动情况下视频帧有效像素丢失或超出分别进行处理,在不增加硬件成本的前提下解决视频抖动引起的全景视频拼接显示错位问题。通过现场跑车试验,证明在车速不超过80 km/h情况下视频拼接输出无抖动现象。

摘要：提出一种采用BiCMOS工艺的低功耗、高电源抑制比、低温度系数的带隙基准电压源（BGR）设计。该模块基本原理是利用具有正温度系数的热电压VT和具有负温度系数的双极型晶体管VBE叠加产生与温度和电源电压无关的基准电压VREF。该设计中带隙基准电压在25℃时，为1.242 V左右。温度从-40~120℃变化时，带隙基准电压变化10 mV，可以计算出温度系数为60＆#215;10-6℃-1。

摘要：MIL-STD-1553B,一种应用广泛的军用数据总线。JBU64843,一款3.3V电压供电的小型化1553B协议芯片。该文详细介绍了1553B总线和64843的功能特点,并提出了基于FPGA和JBU64843的1553B总线控制器设计方案。设计方案的正确性,已在工程中得到验证。