摘要：文章通过对32位定点DSP的体系结构及其设计方法的研究,重点阐述了32位定点DSP中CPU包括ALU、MPY、ARAU、流水线、指令系统和总线接口等关键逻辑部件工作原理,对各个逻辑部件的设计思路和实现方法进行了分析描述。采用基于标准单元正向设计方法,设计了一款32位指令集的定点DSP电路,该电路采用哈佛总线结构,可以在单周期内实现16×16位有符号整数乘法、32位累加和32位数据的算术逻辑运算,处理精度高。该电路采用0.5μm 1P3M CMOS工艺流片,集成度7万门,工作频率可达36 MHz,动态功耗594 mW。

摘要：为了达到对射频源脱机调试的目的,最主要的工作是要实现模拟原设备主机REMOTE控制功能。设备主机REMOTE的控制功能包含五个方面。一是对射频源是否开启的判定。二是对连锁功能的判定。三是对射频源输出功率的设定。四是对射频源正向功率的测量。五是对射频源反向功率的测量。

摘要：如何防止产生亚稳态问题,更好地同步异步信号及准确地设计空、满、几乎空、几乎满控制信号的产生是异步FIFO设计的两大难点。介绍了一种异步FIFO的设计方法,用先比较读写地址产生空满标志,再同步到相应的时钟域的方法来准确设计标志位信号的产生。采用格雷(Gray)码来避免亚稳态的出现,性能较稳定,并比较了利用Gray码、单步循环码作异步FIFO指针的优缺点。最后,给出了系统的仿真及综合结果。

摘要：在DSP的A/D转换电路中,转换核电路是整个电路的核心模块,包括时钟电路、采样保持电路(S/H)、MDAC电路、比较器电路、子ADC译码电路、冗余位数字校正电路等。同时转换核电路通常又是整个A/D电路中功耗最大的模块,其性能直接决定了整个A/D转换器的性能。文章介绍了一种l2位25MS/s转换核电路设计。该电路采用TSMC标准数字0.18μm CMOS工艺进行设计,版图面积为1.69mm2。采用Hspice对整个电路进行仿真。仿真的结果表明,电路工作于25MS/s、输入信号频率为6.5MHz时,输出信号的SFDR为75dB、SNDR为60dB,而整个电路的功耗为33.41mW。该设计为高精度DSP的设计提供了良好的技术基础。

摘要：介绍了一种用查表法实现数控振荡器的专用集成电路设计方法,主要部件分为频率控制字寄存器、相位控制字寄存器、累加器、加法器、锁存器等。该电路具有频率分辨率高、频率变化速度快、相位可连续线性变化和生成的正/余弦信号正交特性好等特点,波形发生器存储量大、读取速度快。采用正向全定制设计存储器,嵌入片内集成,并引入流水线结构,设计出高速、高精度的数控振荡器。电路结构简单,可靠性高,该设计采用0.5μm单层多晶三层铝的CMOS工艺成功加工,在数控振荡器的传统设计方法上提高了电路精度和频率。

摘要：静态存储器(SRAM)功耗是整个芯片功耗的重要组成部分,并且大规模SRAM的仿真在芯片设计中也相当费时。提出了一种基于40 nm CMOS工艺、适用于FPGA芯片的SRAM单元结构,并为该结构设计了外围读写控制电路。仿真结果表明,该结构的SRAM单元在保证正确的读写操作下,静态漏电电流远远小于同工艺下普通阈值CMOS管构造的SRAM单元。同时,为了FPGA芯片设计时大规模SRAM功能仿真的需要,为SRAM单元等编写了verilog语言描述的行为级模型,完成了整个设计的功能验证。

摘要：本文讨论了我所设计的某虚拟仪器测试平台与机械手JS－200的接口问题。使用计算机的并口与机械手进行信号连接，在LabVIEW编程环境下通过CIN节点调用C语言编写的通信子程序，最终实现测试平台与机械手的良好通信。

摘要：介绍在复杂环境下CAN接口的抗干扰及综合保护的设计,并对试验的测试情况进行了描述。

摘要：针对宇航用高抗辐照能力1553B总线应用领域,需要设计具有高可靠性和高抗辐照性能的1553B总线收发器。为了实现这一要求,提出了一种电压模形式的总线收发器系统结构,并根据应用环境采用逻辑加固和版图优化加固技术,有效提高了电路的抗辐照能力,设计出了高抗辐照性能的总线收发器电路。电路采用0.6μm CMOS工艺流片,通过测试电路性能指标符合设计要求。

摘要：基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。针对8位无线传感器网络SoC的设计要求,提出了一种高度集成化的FPGA功能验证平台。描述了以FPGA为核心的SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。该验证平台结构简单,扩展灵活,提高了功能验证的效率和自动程度,缩短了开发周期,保证了SOC设计的可靠性。