摘要：面对不断增加的设计复杂度，EDA模型必须能够解决与新出现的工艺现象有关的问题，并密切反映翻造工艺以返回正确的解决方案。

摘要：消费类电子市场的增长正在使半导体产业发生变化。价格点和更新速率等最新问题，迫使产业界寻找新的方式来管理日益复杂的供应链（图1）。今天，许多芯片制造商、设计公司和设备制造商都在实施某种形式的供应链管理（SCM）来降低成本并满足持续增长的客户需求。

摘要：5年前，365nm步进重复光刻设备的能力，容易满足200nm套刻要求。用同一类设备曝光连续的图层仅有很小的差异。一组相同带宽和型号之间以最佳透镜匹配的步进机可适应全部图层的曝光。引入远紫外步进扫描曝光机后，由于最初只是用于2～3层关键层曝光，并不至于影响到生产线总的生产效率。而现今，设计规则缩小到0.18μm，远紫外步进扫描机可以以接近50nm的套刻要求用于全部关键图层的曝光。在一个典型的器件中，1/3的图层是真正的关键层，1/3是中等关键层，还有1/3属非关键层。

摘要：TSMC刚推出了一种65nm可制造性设计（DFM）方案，它是一种柔性设计支持生态系统，采用可制造性统一数据格式，通过精选的EDA工具将DFM能力直接传递至设计人员的工作站。提出这个方案是为了使DFM工具，如，光刻工艺检测、CMP分析及关键区域分析等与TSMC的制造数据格式相一致。不管采用何种工具，也不论制造商是谁，这一设计方案的推出使设计人员均可以采用相同的数据文件。营销策划服务处的高级主管，Eward Van，在一次报告中指出，“把65nmDFM柔性产品设计服务传递到设计者的台式计算机上是一项综合的协作性工作。”

摘要：初创公司Blaze DFM最近开发的技术大大缩小了设计和生产间的差距。据称公司刚刚推出的软件是业内第一个电可制造设计（DFM）的解决方案。由于是为芯片设计者编写的软件，能够分析设计中怎样应用每个晶体管，并允许选择修正CD减少泄漏电流或优化定时及使泄漏的变化更小。在90到65nm的设计中，已证实此方法可减少泄漏功率40％，泄漏变化60％，定时提高可达10％。

摘要：倡导和实现芯片封装协同设计的努力已经持续很多年了。随着90nm工艺技术逐渐进入量产阶段，芯片与封装的同步设计才开始真正变成现实。这种转变的一个迹象是处于该领域的两家公司，Optimal和Rio Design Automation最近宣布了一项联合开发计划。

摘要：在半导体产业中．微型化、高性能和多功能的趋势要求降低封装和芯片级的热设计裕度。预计JEDEC将在今年夏天发布新的集约热建模标准，这些标准与更先进的建模技术一起，将有助于解决未来芯片和封装设计所面临的挑战。

摘要：虚拟插入。也叫“虚拟填充”．通常用于补偿CMP之后的芯片表面形貌起伏，这种起伏是版图内的图形密度变化所引起的。通常．晶圆代工厂使用物理验证工具来将这些非功能性的虚拟图形插入到设计版图中。这些工具会自动寻找空白区域并插入预先定义的虚拟图形．以确保满足CMP的设计规则。为了提供不同的虚拟尺寸，形状和位置．往往需要进行多次填充。

摘要：EDA供应商已经开始通过提供各种针对化学机械抛光（CMP）和光刻制程的产品来解决制程可变性问题。一项专门针对晶体管参数可变性的新技术已被开发出来．它使用TCAD来了解那些最终可能会影响器件性能和成品率的基本物理现象。目前．Synopsys正在向业界推出一种名为“具备制程知识的可制造性设计（PA—DFM）”的解决方案．用于在定制／模拟设计阶段分析可变性对45nm器件的影响。

摘要：常规光刻方法通过利用电路设计每一层的掩膜版来进行曝光和显影．从而形成图案。佐治亚理工学院（GeorgiaInstitute of Technology）的研究人员正在研究一种多光子光刻技术，不再需要掩膜版就可以制作出65nm的三维聚合物线条结构。